Zum Hauptinhalt springen Zur Suche springen Zur Hauptnavigation springen
Technik aus Deutschland · EU-Support für Maker & Industrie

Core3S500E, XILINX Kernplatine

Produktinformationen "Core3S500E, XILINX Kernplatine"

FPGA-Grundplatine, ausgestattet mit dem XILINX Spartan-3E-Chip XC3S500E an Bord

Übersicht

Core3S500E ist eine FPGA-Grundplatine, die ein XC3S500E-Gerät an Bord hat und weitere Erweiterungen unterstützt.

  • 1x XCF04S an Bord
  • Integrierte FPGA-Basisschaltung, z. B. Taktgeneratorschaltung
  • nCONFIG-Taste, RESET-Taste, 4 x LEDs an Bord
  • Alle I/O-Anschlüsse sind auf den Stiftleisten zugänglich
  • JTAG-Debugging-/Programmierinterface an Bord
  • Stiftleistenabstand von 2,0 mm, geeignet zum Einstecken in Ihr Anwendungssystem

Ausstattung an Bord

XC3S500E-Grundplatine, an Bord verfügbare Ressourcen
  1. XC3S500E: Das XILINX Spartan-3E-FPGA-Gerät mit folgenden Eigenschaften:
    • Betriebshäufigkeit:50MHz
    • Betriebsspannung:1,15V~3,3V
    • Gehäuse:QFP208
    • I/Os:116
    • LEs:500K
    • RAM:360kb
    • DCMs:4
    • Debugging/Programmierung: unterstützt JTAG
  2. AMS1117-3,3, 3,3V-Spannungsregler
  3. AMS1117-2,5, 2,5V-Spannungsregler
  4. AMS1117-1,2, 1,2V-Spannungsregler
  5. XCF04S, serieller FLASH-Speicher an Bord zum Speichern von Code
  6. Stromanzeige
  7. LEDs
  8. FPGA-Initialisierungsanzeige
  9. Reset-Taste
  10. nCONFIG-Taste: zum Neukonfigurieren des FPGA-Chips, entspricht einem Stromneustart
  11. 50M aktiver Quarzoszillator
  12. JTAG-Schnittstelle: zum Debuggen/Programmieren
  13. FPGA-Pin-Expander, VCC, GND und alle I/O-Anschlüsse sind auf den Erweiterungssteckern zugänglich für weitere Erweiterungen

Fotos

dividerdividerdividerdivider

Hinweis:Core3S500E bietet eine JTAG-Debugging-Schnittstelle, integriert jedoch KEINE Debugging-Funktion. Ein Debugger ist erforderlich. Hauptplatine und Programmer/Debugger auf den Fotos sind NICHT im Preis enthalten.


Debugging-/Programmierinterface

Die FPGA-Grundplatine Core3S500E integriert eine JTAG-Schnittstelle zum Programmieren/Debuggen.

JTAG-Stiftleistenbelegung

Entwicklungsressourcen

  • Zugehörige Software (Xilinx ISE 12 - unterstützt Winxp/Win7, unterstützt Win8 nicht)
  • Demo-Code (Verilog, VHDL)
  • Schaltplan (PDF)
  • FPGA-Entwicklungsdokumentationen

Wiki:www.waveshare.com/wiki/Core3S500E

Lieferumfang


Paketinhalt

  1. Core3S500E-Grundplatine x 1
1

0 von 0 Bewertungen

Durchschnittliche Bewertung von 0 von 5 Sternen

Bewerten Sie dieses Produkt!

Teilen Sie Ihre Erfahrungen mit anderen Kunden.